由式(1)可知，在源阻抗和負載阻抗一定時，抑制元件的阻抗越大，抑制效果越好。在低頻端，鐵氧體損耗電阻較小，主要是感抗起作用；在高頻端，鐵氧體損耗起主要作用。低頻時，干擾信號被反射而受到抑制，在高頻端干擾信號被吸收并轉換成熱能。經(jīng)過改進，順利通過了抗快速瞬變脈沖群干擾試驗。
2 系統(tǒng)內(nèi)部騷擾源抗干擾設計
2．1系統(tǒng)內(nèi)部騷擾源
(1)公共電源。這是典型的傳導干擾源。由于電源內(nèi)阻不為零，尤其是在高頻頻段，電源除向設備提供有用的電能外，也提供了無用的成分。
(2)PCB板上的振蕩器、時鐘電路、地址總線的低位數(shù)據(jù)線等產(chǎn)生的周期信號是產(chǎn)生輻射最強的信號。
(3)芯片邏輯門的輸出狀態(tài)若發(fā)生變化，電源線和地線上會有電流突變(可能引起較強的電磁輻射)，因此電源線和地線上的電感可以引起PCB板上電源線和地線上的噪聲電壓。電源線和接地線會產(chǎn)生串擾和公共阻抗噪聲。
2．2 電源的抗干擾措施
主機電路與外圍電路采用不同的電源供電。分散的、獨立功能的模塊分別供電。每個模塊上可再分別通過三端穩(wěn)壓塊(7805、7812等)穩(wěn)壓。
2．3 電路板的抗干擾措施
印制電路板的布局與設計是否合理對系統(tǒng)的可靠性至關重要，因為它是噪聲產(chǎn)生、傳播和吸收的關鍵部位。設計時應注意以下事項：
(1)印制電路板的尺寸、布線與分區(qū)要合理。尺寸過大使銅皮走線過長，噪聲影響加大；過小則影響散熱，使平行布置的導線間的干擾加大。在布線時應盡量減小線路所包圍的面積，以降低寄生耦合所產(chǎn)生的電磁干擾；同時注意避免出現(xiàn)大的環(huán)形，拐彎應有弧度，用地線屏蔽信號線等。在設計電路板時，應將模擬電路區(qū)、數(shù)字電路區(qū)和功率驅動區(qū)合理分開，減少相互問的干擾。I／O驅動器件和功率放大器應盡量靠近印制板的邊緣及引出的接插件。在印制電路板上，地線、電源線及重要的信號線要盡量粗，信號線的過孔要盡量少，噪聲敏感線不要與高速線和大電流線平行，從高噪聲區(qū)來的信號要加濾波，每個IC元件要加一個去耦電容。印制電站板用的片狀濾波器，其引出線需套EMI吸收珠后再串接于需要抑制干擾的線路中。
(2)科學接地。在設計地線時首先應將地線進行分類，對低頻電路采用一點接地，對高頻電路采用多點接地，同時數(shù)字電路與模擬電路應分別接地；噪聲元件與非噪聲元件要離得遠一些，同時在每一個元件的電源輸入端與地之間接一去耦電容以濾去噪聲干擾，在重要的信號線兩側加上保護接地MΩ。地線、電源線要盡量粗，整個電路板要按照單點接電源、單點接地的原則送電。
(3)輸入／輸出的隔離與屏蔽要進行規(guī)劃。輸入／輸出信號可加上光電耦合器予以隔離，防止外圍器件動作產(chǎn)生的回流沖擊系統(tǒng)電路。
3 軟件抗干擾技術
除硬件的抗干擾設計外，軟件的抗干擾措施也能大大提高系統(tǒng)的防御能力，是防止和消除整個應用系統(tǒng)故障的重要途徑。在編制系統(tǒng)程序時主要采用了以下幾種軟件抗干擾技術：指令冗余、軟件陷阱、E2PROM中的數(shù)據(jù)保護及自動恢復、看門狗程序等。
4 結語
經(jīng)過一段時間的試運行，設備運行穩(wěn)定，沒有出現(xiàn)誤動和計數(shù)混亂現(xiàn)象。通過對該設備的電磁兼容的研究，為設計在惡劣環(huán)境中應用的嵌人式系統(tǒng)提供了非常實用的參考依據(jù)。
